About this site

👨‍💻 工程師一個，對 FPGA/SoC FPGA/Verilog/SystemVerilog/Ruat/Dora-rs 都有興趣 👨‍💻 An engineer with interests in FPGA/SoC FPGA/Verilog/SystemVerilog/Ruat/Dora-rs
這個世界有太多值得學習項目，因為學不完了所以這裡記錄我學習過的痕跡，忘記就來這裡看看，雖然現在AI很方便馬上可以建構出想要的雛形，但是我還是想學習新的事物。
📝 記錄日常學習心得
❓ 問題解決紀錄
📈 學習成果追蹤
📂 資源整理
🔍 知識庫存